Accueil chevron_right Composants électroniques et puces chevron_right Puce chevron_right Puce d'interface chevron_right Puce d'interface vidéo 
MS90C365 接口芯片低压差分传输
Puce d'interface de transmission différentielle à basse tension

Puce d'interface de transmission différentielle basse tension - MS90C365

Plage de fréquences : signal d'horloge de 20 à 150 MHz
Moins de bus réduit la taille et le coût des connexions
Alimentation du noyau 3,3 V
Alimentation d'E/S compatible 1,8 V, 3,3 V
Mode de faible consommation
Prend en charge VGA, SVGA, XGA, SXGA
Prise en charge de la génération d'horloge à spectre étalé
Filtre de gigue d'entrée intégré
Bande passante de 525 Mégaoctets/seconde
Réduction de l'amplitude LVDS pour diminuer les interférences électromagnétiques (amplitude LVDS de 200 mV ou 345 mV au choix) 
La PLL ne nécessite pas de structure externe
Conforme à la norme LVDS TIA/EIA-644

Modèle de produit : MS90C365

Présentation du produit

MS90C365La puce peut18bitdeTTLConversion des données en3Signal différentiel basse tension du canal (LVDS). Canal d'horloge,Après verrouillage de phase, il est transmis en parallèle avec le canal de données. À une fréquence d'horloge de150MHz时,18bitdeRGBDonnées,3bitdeLCDDonnées de synchronisation sous1050MbpsTaux de transmission sur chaqueLVDSTransmission dans le canal de données. Fréquence d'horloge d'entrée de150MHzÀ ce moment, le taux de transmission des données est525Mbytes/sec。MS90C365deR_FBLa broche peut être sélectionnée pour être active sur le front montant oudescendant de l'horloge. Cette puce est idéale pour résoudre les problèmes de bande passante élevée, de haute vitesse,TTLSolution idéale aux problèmes d'interférences électromagnétiques au niveau du signal et de longueur de câble,Produit idéal.

 

I. Caractéristiques de la puce d'interface de transmission différentielle basse tension - MS90C365 :

Plage de fréquences : signal d'horloge de 20 à 150 MHz
Moins de bus réduit la taille et le coût des connexions
Alimentation du noyau 3,3 V
Alimentation d'E/S compatible 1,8 V, 3,3 V
Mode de faible consommation
Prend en charge VGA, SVGA, XGA, SXGA
Prise en charge de la génération d'horloge à spectre étalé
Filtre de gigue d'entrée intégré
Bande passante de 525 Mégaoctets/seconde
Réduction de l'amplitude LVDS pour diminuer les interférences électromagnétiques (amplitude LVDS de 200 mV ou 345 mV au choix) 
La PLL ne nécessite pas de structure externe
Conforme à la norme LVDS TIA/EIA-644

 

II. Applications de la puce d'interface de transmission différentielle basse tension - MS90C365:

Écran plat
LVDS Émetteur de signal