Accueil chevron_right Composants électroniques et puces chevron_right Puce chevron_right Puce d'interface chevron_right Puce d'interface vidéo 
Puce d'interface de transmission différentielle basse tension MS90C385B
Puce d'interface de transmission différentielle à basse tension

Puce d'interface de transmission différentielle basse tension - MS90C385B

Plage de fréquences : signal d'horloge 20-150 MHz 
Moins de bus réduit la taille et le coût des câbles 
Alimentation du noyau 3,3 V 
Alimentation IO compatible 1,8 V, 3,3 V 
Mode basse consommation 
Prise en charge de VGA, SVGA, XGA, SXGA 
Prise en charge de la génération d'horloge à spectre étalé 
Filtre de gigue d'entrée intégré 
Bande passante de 525 Mégaoctets/seconde 
Réduction de l'amplitude LVDS pour diminuer les interférences électromagnétiques (amplitude LVDS de 200 mV ou 345 mV au choix) 
Le PLL ne nécessite pas de structure externe 
Conforme à la norme LVDS TIA/EIA-644

Modèle de produit : MS90C385B

Présentation du produit

La puce MS90C385B peut convertir 28 bits de données TTL en 4 canaux de signaux différentiels basse tension (LVDS). L'horlogeLes canaux sont verrouillés en phase puis sortis en parallèle avec les canaux de données. À une fréquence d'horloge de 150 MHz, les données RVB 24 bits, 3 bitsLes données de synchronisation LCD et 1 bit de données de contrôle sont transmises à un débit de 1050 Mbps sur chaque canal de données LVDS. EntréeÀ une fréquence d'horloge de 150 MHz, le débit de transmission des données est de 525 Mbytes/sec. La broche R_FB du MS90C385B peut être sélectionnéeSélectionnable sur le front montant ou descendant de l'horloge. Cette puce est un produit idéal pour résoudre les interférences électromagnétiques au niveau des signaux TTL haute bande passante et haute vitesseProduit idéal pour résoudre les problèmes de câble et de longueur.

 

I. Caractéristiques de la puce d'interface de transmission différentielle basse tension - MS90C385B :

Plage de fréquences : signal d'horloge 20-150 MHz 
Moins de bus réduit la taille et le coût des câbles 
Alimentation du noyau 3,3 V 
Alimentation IO compatible 1,8 V, 3,3 V 
Mode basse consommation 
Prise en charge de VGA, SVGA, XGA, SXGA 
Prise en charge de la génération d'horloge à spectre étalé 
Filtre de gigue d'entrée intégré 
Bande passante de 525 Mégaoctets/seconde 
Réduction de l'amplitude LVDS pour diminuer les interférences électromagnétiques (amplitude LVDS de 200 mV ou 345 mV au choix) 
Le PLL ne nécessite pas de structure externe 
Conforme à la norme LVDS TIA/EIA-644

 

II. Application de la puce d'interface de transmission différentielle basse tension - MS90C385B:

Écran plat
Émetteur de signaux LVDS 