Accueil chevron_right Composants électroniques et puces chevron_right Puce chevron_right Puce d'interface chevron_right Puce d'interface vidéo 
Puce d'interface de transmission différentielle basse tension MS90C385G
Puce d'interface de transmission différentielle à basse tension

Puce d'interface de transmission différentielle basse tension - MS90C385G

Plage de fréquences : signal d'horloge de 20 à 150 MHz
Moins de bus réduit la taille et le coût des connexions
Alimentation du noyau 3,3 V
Alimentation d'E/S compatible 1,8 V, 3,3 V
Mode de faible consommation
Prend en charge VGA, SVGA, XGA, SXGA
Prise en charge de la génération d'horloge à spectre étalé
Filtre de gigue d'entrée intégré
Bande passante de 525 Mégaoctets/seconde
Réduire l'amplitude du LVDS pour diminuer les interférences électromagnétiques (amplitude LVDS de 200 mV ou 345 mV au choix)
La PLL ne nécessite pas de structure externe
Conforme à la norme LVDS TIA/EIA-644

Modèle de produit : MS90C385G

Présentation du produit

La puce MS90C385G peut convertir 28 bits de données TTL en 4 canaux de signaux différentiels basse tension (LVDS). L'horlogeLes canaux sont verrouillés en phase puis sortis en parallèle avec les canaux de données. À une fréquence d'horloge de 150 MHz, les données RVB 24 bits, 3 bitsLes données de synchronisation LCD et 1 bit de données de contrôle sont transmises à un débit de 1050 Mbps sur chaque canal de données LVDS. EntréeÀ une fréquence d'horloge de 150 MHz, le débit de transmission des données est de 525 Mbytes/sec. La broche R_FB du MS90C385 peut être sélectionnéeActif sur le front montant ou descendant de l'horloge. Cette puce est idéale pour résoudre les interférences électromagnétiques et les problèmes de longueur de câble au niveau des signaux TTL à haute bande passante et haute vitesseLe produit idéal pour les problèmes de longueur de câble.

 

I. Caractéristiques de la puce d'interface de transmission différentielle basse tension - MS90C385G :

Plage de fréquences : signal d'horloge de 20 à 150 MHz
Moins de bus réduit la taille et le coût des connexions
Alimentation du noyau 3,3 V
Alimentation d'E/S compatible 1,8 V, 3,3 V
Mode de faible consommation
Prend en charge VGA, SVGA, XGA, SXGA
Prise en charge de la génération d'horloge à spectre étalé
Filtre de gigue d'entrée intégré
Bande passante de 525 Mégaoctets/seconde
Réduire l'amplitude du LVDS pour diminuer les interférences électromagnétiques (amplitude LVDS de 200 mV ou 345 mV au choix)
La PLL ne nécessite pas de structure externe
Conforme à la norme LVDS TIA/EIA-644

 

II. Application de la puce d'interface de transmission différentielle basse tension - MS90C385G:

Écran plat
Émetteur de signaux LVDS 